FPGA를 사용한 radix-2 16 points FFT 알고리즘 가속기 구현
Radix-2 16 Points FFT Algorithm Accelerator Implementation Using FPGA
1
조회
0
다운로드
0
인용
0
참고문헌
키워드
초록
최근 신호처리, 암호학 등 다양한 분야에서 FFT(Fast Fourier Transform)의 활용이 증가함에 따라 최적화 연구의 중요성이 대두되고 있다. 본 논문에서는 FPGA(Field Programmable Gate Array) 하드웨어를 사용하여 radix-2 16 points FFT 알고리즘을 기존 연구들보다 빠르고 효율적으로 처리하는 가속기 구현 연구에 대해 기술한다. FPGA가 갖는 병렬처리 및 파이프라이닝 등의 하드웨어 이점을 활용하여 PL(Programmable Logic) 파트에서 Verilog 언어를 통해 FFT Logic을 설계 및 구현한다. 이후 PL 파트에서의 처리 시간 비교를 위해 PS(Processing System) 파트에서 Zynq 프로세서만을 사용하여 구현 후, 연산 시간을 비교한다. 또한 관련 연구와의 비교를 통해 본 구현 방법의 연산 시간 및 리소스 사용의 효율성을 보인다.
Abstract
The increased utilization of the FFT in signal processing, cryptography, and various other fields has highlighted the importance of optimization. In this paper, we propose the implementation of an accelerator that processes the radix-2 16 points FFT algorithm more rapidly and efficiently than FFT implementation of existing studies, using FPGA (Field Programmable Gate Array) hardware. Leveraging the hardware advantages of FPGA, such as parallel processing and pipelining, we design and implement the FFT logic in the PL (Programmable Logic) part using the Verilog language. We implement the FFT using only the Zynq processor in the PS (Processing System) part, and compare the computation times of the implementation in the PL and PS part. Additionally, we demonstrate the efficiency of our implementation in terms of computation time and resource usage, in comparison with related works.
참고문헌 (7)
- K.S. Hemmert, "An analysis of the double-precision floating-point FFT on FPGAs", 13th Annual IEEE Symposium on Field-Programmable Custom Computing Machines (FCCM'05), pp.171~180 (2005), IEEE
- N. H. Nguyen, "A high-performance, resource-efficient, reconfigurable parallel-pipelined FFT processor for FPGA platforms", Microprocessors and Microsystems, 60, pp.96~106 (2018)
- Lakshmi S, "Implementation of radix 2 and radix 2 2 FFT algorithms on Spartan6FPGA", 2013 Fourth International Conference on Computing, Communications and Networking Technologies (ICCCNT), pp.1~4 (2013), IEEE
- A. Mankar, "FPGA implementation of 16-point radix-4 complex FFT core using NEDA", 2013 Students Conference on Engineering and Systems (SCES), pp.1~5 (2013), IEEE
- Saenz. S. Josue, "FPGA design and implementation of radix-2 fast Fourier transform algorithm with 16 and 32points", 2015 IEEE International Autumn Meeting on Power, Electronics and Computing (ROPEC), pp.1~6 (2015), IEEE
- G. Akkad, "FFT radix-2 and radix-4 fpga acceleration techniques using hls and hdl for digital communication systems", 2018IEEE international multidisciplinary conference on engineering technology(IMCET), IEEE, pp.1~5 (2018), IEEE
- V. Patil, "Fpga implementation radix-2 dit fft using fixed point arithmetic and reduced arithmetic complexity", 2021 International Conference on Intelligent Technologies (CONIT), pp.1~4 (2021), IEEE