동축 구조의 인쇄회로기판을 사용한 테스트 소켓의 S-파라미터 추출
S-parameter Extraction of Test Socket Using Printed Circuit Board with Coaxial Structure
0
조회
0
다운로드
0
인용
0
참고문헌
키워드
초록
다양한 피치(Pitch)와 핀 배열에 대응하기 위해 테스트 소켓의 S-파라미터 분석은 인쇄회로기판을 활용한다. 인쇄회로기판의 기생성분을 제거하기 위해 De-embedding 과정이 필요한 것으로 알려져 있다. 일반적으로인쇄회로기판의 배선 설계 과정은 마이크로스트립 구조의 전송선을 적용한다. 그러나, 본 논문에서는 동축 구조의 전송선을 사용하여 인쇄회로기판을 설계하고, 테스트 소켓과 인쇄회로기판을 수직 방향으로 조립하여Test Fixture를 구성한다. 이러한 테스트 소켓과 인쇄회로기판의 수직 조립 방식은 신호 전달 경로가 짧아져서 Fixture의 기생성분을 최소화할 수 있다. 본 논문에서 신호 패드 및 접지 패드 직경, 비아 직경, 인쇄회로기판 두께를 설계하고, 전자장 시뮬레이션을 통해서 S-파라미터를 계산한다. 비아 구조 배치를 통한 인쇄회로기판의 동축 구조 설계와 수직 방향 조립 방식의 Fixture 구조가 테스트 소켓의 S-파라미터 추출 방식으로활용될 수 있을 것으로 기대한다.
Abstract
To cope with various pitches and pin arrangements, S-parameter analysis of test sockets utilizes printed circuit boards. It is known that a de-embedding process is required to remove parasitic components of a printed circuit board. In general, a wiring design process of a printed circuit board applies a transmission line having a microstrip structure. However, in this paper, a printed circuit board is designed using a coaxial transmission line, and a test fixture is constructed by assembling the test socket and the printed circuit boards in the vertical direction. The vertical assembly method of the test socket and the printed circuit boards in this paper can shorten the signal transmission path and minimize the parasitic components of the fixture. In this paper, the diameters of the signal pad, the ground pad, and the via and printed circuit board thickness are designed. The S-parameters are calculated using 3-dimensional electromagnetic field simulation. It is expected that the coaxial structure design of the printed circuit board using the placement of the via structure and the fixture structure of the vertical assembly method can be utilized as an S-parameter extraction method for the test socket.
참고문헌 (7)
- G.F. Engen, "Thru-Reflect-Line: An Improved Technique for Calibrating the Dual Six-Port Automatic Network Analyzer", IEEE Transactions on Microwave Theory and Techniques, 27(12), pp.987~993 (1979), Institute of Electrical and Electronics Engineers (IEEE)[DOI]
- L. Galatro, "Capacitively loaded inverted CPWs for distributed TRL-based de-embedding at (sub) mm-waves", IEEE Trans. Microw. Theory Techn, 65(12), pp.4914~4924 (2017)[DOI]
- Bichen Chen, "A novel de-embedding method suitable for transmission-line measurement", 2015 Asia-Pacific Symposium on Electromagnetic Compatibility (APEMC), pp.1~4 (2015), IEEE
- Chunyu Wu, "Error bounds analysis of de-embedded results in 2x thru de-embedding methods", 2017 IEEE International Symposium on Electromagnetic Compatibility & Signal, 2017, 532~536[DOI]
- Yuan Chen, "De-embedding comparisons of 1X-Reflect SFD, 1-port AFR, and 2X-Thru SFD", 2018 IEEE International Symposium on Electromagnetic Compatibility and 2018 IEEE Asia-Pacific Symposium on Electromagnetic Compatibility (EMC, 2018, 160~164[DOI]
- 김문정, "프로브 핀의 전기적 성능 분석", 한국소프트웨어감정평가학회 논문지, 15(1), pp.109~114 (2019), 한국소프트웨어감정평가학회[DOI]
- Heidi Barnes, "Verifying the accuracy of 2x-Thru de-embedding for unsymmetrical test fixtures", 2017 IEEE 26th Conference on Electrical Performance of Electronic Packaging and Systems (EPEPS) (2017), IEEE