TSV 필링 공정에서 평활제가 구리 비아필링에 미치는 영향 연구
The Effects of Levelers on Electrodeposition of Copper in TSV Filling
0
조회
0
다운로드
3
인용
0
참고문헌
키워드
초록
TSV 비아필링 과정이 진행되는 동안 내부에 void나 seam과 같은 결함이 빈번하게 발견되고 있다. 결함 없는구리 비아필링을 위해서는 용액 내에 가속제, 억제제, 평활제 등의 유기물 첨가제가 필요하다. 공정과정중 유기물 첨가제의 분해로 인한 부산물로부터 기인한 오염은 디바이스의 신뢰도나 용액의 수명을 감소시키는 요인이 된다. 본 연구에서는 첨가제의 사용량을 줄이기 위하여 가속제와 억제제를 사용하지 않고 평활제만을 이용한 구리 비아필링에 관한 연구를 진행하였다. 세가지 종류의 첨가제(janus green B, methylene violet, diazine black)를 이용한 구리 전착에 관한 연구를 수행하였다. 각각의 첨가제에 따른 전기화학적 거동을 분석한 결과 도금속도적 측면에서 차이를 나타내는 것을 확인할 수 있었다. 비아필링 진행 후 단면을 분석하여 각각의 평활제가 비아필링에 미치는 영향을 확인하였으며, 그 특성은다르게 나타나는 것을 확인할 수 있었다.
Abstract
Defects such as voids or seams are frequently found in TSV via filling process.To achieve defect-free copper via filling, organic additives such as suppressor, accelerator and leveler were necessary in a copper plating bath. However,by-products stemming from the breakdown of these organic additives reduce the lifetime of the devices and plating solutions. In this research, the effects of levelers on copper electrodeposition were investigated without suppressor and accelerator to lower the concentration of additives. Threelevelers(janus green B, methylene violet, diazine black) were investigated to study the effects of levelers on copper deposition. Electrochemical behaviors of these levelers were different in terms of deposition rate. Filling performances were analyzed by cross sectional images and its characteristics were different with variations of levelers.
참고문헌 (12)
- J. Sun, "High-Aspect-Ratio Copper Via- Filling Used for Three-Dimensional Chip Stacking", Journal of The Electrochemical Society, 150(6), pp.355~ (2003)
- M. Uemoto, "High-Performance Vertical Interconnection for High-Density 3D Chip Stacking Package", Proc. 54th Electronic Components and Technology Conference (ECTC), pp.616~ (2004), IEEE Components, Packaging and Manufacturing Technology Society (CPMT)
- M. Hirano, "Three-Dimensional Interconnect Technology for Ultra-Compact MMICs", Solid-State Electronics, 41(10), pp.1451~ (1997)
- H. Honma, "Plating Technology for Electronics Packaging", Electrochimica Acta, 47(1), pp.75~ (2001)
- S. Balakumar, "Effect of Stress on the Properties of Copper Lines in Cu Interconnects", Electrochemical and Solid-State, 7(4), pp.68~ (2004)
- 이석이, "유기물 첨가제와 펄스-역펄스 전착법을 이용한 구리 Via Filling에 관한 연구", 마이크로전자 및 패키징학회지, 14(3), pp.37~42 (2007), 한국마이크로전자및패키징학회
- 배진수, "펄스-역펄스 전착법을 이용한 SiP용 via의 구리 충진에 관한 연구", 마이크로전자 및 패키징학회지, 12(2), pp.129~134 (2005), 한국마이크로전자및패키징학회
- B. H. Choi, "Effects of electroplating parameters on the defects of copper via for 3D SiP", DIFFUSION AND DEFECT DATA PT.B: SOLID STATE PHENOMENA, 124-126(PART 1), pp.49~52 (2007), Trans Tech Publications
- W. P. Dow, "Copper Fill of Microvia Using a Thiol-Modified Cu Seed Layer and Various Levelers", Journal of The Electrochemical Society, 156(8), pp.314~ (2009)
- K. I. Popov, "Formation of Powdered Copper Deposits by Square- Wave Pulsating Overpotential", Journal of Applied Electrochemistry, 7(4), pp.331~ (1977)
- 김수길, "Curvature enhanced adsorbate coverage mechanism for bottom-up superfilling and bump control in damascene processing", ELECTROCHIMICA ACTA, 53(1), pp.145~154, PERGAMON-ELSEVIER SCIENCE LTD
- L. Hofmann, "Investigations Regarding Through Silicon Via Filling for 3D Integration by Periodic Pulse Reverse Plating with and without Additives", Microelectronic Engineering, 88(5), pp.705~ (2011)