HEVC 4×4 IDCT/IDST 통합 블록 설계
Design of Unified HEVC 4×4 IDCT/IDST Block
1
조회
0
다운로드
4
인용
0
참고문헌
키워드
초록
본 논문은 HEVC 4×4 IDCT/IDST를 위한 통합형 아키텍쳐를 제안하여 면적을 줄이고자 한다. 4×4 IDCT와 4×4 IDST는 일반적으로 따로따로 만들어서 멀티플렉서로 연결하여 사용하나, 제안하는 아키텍쳐 구현에서는 두 블록을 합쳐서 곱셈기 등의 하드웨어 자원을 공유하여 면적을 줄였다. 0.18um 공정에서 합성한 결과 게이트 수가 약 2,795 게이트로 기존 아키텍쳐 대비 9.44% 감소함을 확인하였다.
Abstract
This paper proposes a unified HEVC 4×4 IDCT/IDST architecture for area reduction. In general, 4×4 IDCT and 4×4 IDST blocks are implemented separately, and they are connected with multiplexers. In the proposed arechitecture, these two blocks are unified, and internal hardware resources such as multipliers are shared. This reduces the chip area. The synthesized block in 0.18 um technology is 2,795 gates, and the gate count is reduced by 9.44% in comparison with conventional designs.
참고문헌 (8)
- J. Sole, "Transform Coefficient Coding in HEVC", IEEE Transactions on Circuits and Systems for Video Technology, 22(12), pp.1765~1777 (2012)
- G. Sullivan, "Overview of the high efficiency video coding(HEVC)standard", IEEE Transactions on Circuits and Systems for Video Technology, 22(12), pp.1649~1668 (2012)
- W. Chen, "A fast computational algorithm for the discrete cosine transform", IEEE Transactions on Communications, 25(9), pp.1004~1009 (1977)
- M. Budagavi, "Unified Forward+ Inverse Transform Architecture for HEVC", Proceedings of IEEE International Conference on ICIP, pp.209~212 (2012)
- D. Shim, "Understanding of HEVC Standard Technology" (2014), Hongrung Publishing Co.
- A. Saxena, "DCT", DST-Based Transform Coding for Intra Prediction in Image, IEEE Transactions on Image Processing, pp.2013, 22(10)[DOI]
- 한승목, "저면적 HEVC 코어 변환기 아키텍쳐 설계", 전기전자학회논문지, 17(2), pp.119~128 (2013), 한국전기전자학회[DOI]
- 이종배, "곱셈기를 재사용하는 8×8 HEVC 코어 역변환기 설계", 전기전자학회논문지, 17(4), pp.570~578 (2013), 한국전기전자학회