곱셈기를 재사용하는 8×8 HEVC 코어 역변환기 설계
8×8 HEVC Inverse Core Transform ArchitectureUsing Multiplier Reuse
0
조회
0
다운로드
8
인용
0
참고문헌
키워드
초록
본 논문에서는 곱셈기를 재사용하는 8×8 HEVC 코어 역변환기 아키텍쳐를 제안한다. HEVC 코어 변환에서는 하위 크기 블록 전체와 상위 크기 블록의 짝수 부분이 동일하기 때문에 8×8 코어 변환기 하나로 8×8 및 4×4 코어 변환을 모두 수행할 수 있다. 그러나 8×8 코어 변환이 8 화소를 동시에 처리하는데 반하여 4×4 코어 변환은 4 화소만 동시에 처리하기 때문에 하나의 8×8 코어 변환기로 4×4 및 8×8 코어 변환을 모두 처리하게 되면 4×4 코어 변환에서 프레임을 처리하는데 필요한 시간이 8×8 코어 변환의 2배가 된다. 본 논문에서는 이러한 문제점을 해결하기 위해서 곱셈기를 재사용하여 8×8 코어 역변환기 하나를 두 개의 4×4 코어 역변환기로도 동작시킬 수 있는 새로운 코어 역변환기 아키텍쳐를 제안한다. 제안하는 8×8 코어 역변환기는 프레임 처리 시간이 8×8 코어 역변환과 4×4 코어 역변환에서 모두 동일하며, 기존에 제안된 아키텍쳐에 비해 게이트 수를 12% 줄일 수 있다.
Abstract
This paper proposed an 8×8 HEVC inverse core transform architecture reusing multipliers. In HEVC core transform, processing of lower size block is identical with even part of upper size block. So an 8×8 core transform architecture can process both 8×8 and 4×4 core transforms. However, when 8×8 core transform architecture is exploited, frame processing time doubles in 4×4 core transform, since 8×8 and 4×4 core transforms concurrently process 8 and 4 pixels, respectively. In this paper, a novel inverse core transform architecture is proposed based on multiplier reuse. It runs as an 8×8 inverse core transformer or two 4×4 inverse core transformer. Its frame processing time is same in 8×8 and 4×4 core transforms, and reduces gate counts by 12%.
참고문헌 (8)
- T. Wiegand, "Overview of the H. 264", AVC Video Coding Standard, 2003, pp.13(7), 560~576
- 정준모, "GP-GPU를 이용한 H.264／AVC 디코더의 IQ", IDCT구현, 2010, pp.14(2), 150~155[DOI]
- G. Sullivan, "Overview of the High Efficiency Video Coding(HEVC)Standard", IEEE Transactions on Circuits and Systems for Video Technology, 22(12), pp.1649~1668 (2012)
- 한승목, "저면적 HEVC 코어 변환기 아키텍쳐 설계", 전기전자학회논문지, 17(2), pp.119~128 (2013), 한국전기전자학회[DOI]
- A. Fuldseth, "CE10 : Core Transform Design for HEVC", JCTVC-G495 (2011)
- 박중식, "2‐D Large Inverse Transform (16x16, 32x32) for HEVC (High Efficiency Video Coding)", JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE, 12(2), pp.203~211 (2012), 대한전자공학회
- M. Budagavi, "Unified Forward+Inverse Transform Architecture for HEVC", Proceedings of IEEE Internation Conference on ICIP, pp.209~212 (2012)
- P. Meher, "Efficient Interger DCT Architecture for HEVC", IEEE Transactions on Circuits and Systems for Video Technology (2013)