뉴런 MOS 임계 게이트를 갖는 2중 패스-트랜지스터 논리를 이용한 논리 계이트 설계
Design of Quaternary Logic gate Using Double Pass-transistor Logic with Neuron MOS Threshold gate
0
조회
0
다운로드
0
인용
0
참고문헌
초록
다치 논리 패스 게이트는 다치 논리를 구성하기 위한 중요한 소자이다. 본 논문에서는, 뉴런 MOS(νMOS) 임계 게이트를 갖는 2중 패스-트랜지스터 논리를 이용하여 4치 MIN(QMIN)/negated MIN(QNMIN) 게이트 그리고 4치 MAX(QMAX)/negated MAX(QNMAX) 게이트를 설계하였다. DPL은 입력 캐패시턴스의 증가 없이 게이트 속도를 향상 시켰다. 또한 대칭 배열과 2중 전송 특성을 갖는다. 임계 게이트는 νMOS 다운 리터럴 회로(DLC)로 구성 된다. 제안된 게이트는 다양한 다치 임계 전압을 실현할 수 있다. 본 논문에서, 회로는 3V의 전원 전압을 사용하였고 0.35um N-Well 2-poly 4-metal CMOS 공정의 파라메터를 사용하였으며 모든 모의 실험은 HSPICE를 이용하였다.
Abstract
A multi-valued logic(MVL) pass gate is an important element to configure multi-valued logic. In this paper, we designed the Quaternary MIN(QMIN)/negated MIN(QNMIN) gate, the Quaternary MAX(QMAX)/negated MAX(QNMAX) gate using double pass-transistor logic(DPL) with neuron MOS(νMOS) threshold gate. DPL is improved the gate speed without increasing the input capacitance. It has a symmetrical arrangement and double-transmission characteristics. The threshold gates composed by νMOS down literal circuit(DLC). The proposed gates get the valued to realize various multi threshold voltages. In this paper, these circuits are used 3V power supply voltage and parameter of 0.35um N-Well 2-poly 4-metal CMOS technology, and also represented HSPICE simulation results.
참고문헌 (8)
- T.Higuchi, "Multiple-Valued Digital Processing System" (1989)
- O. Ishizuka, "Synthesis of a pass transistor network applied to multi valued logic"
- O.Ishizuka, "Simplification of pass transistor network and its applications" (1987)
- Jing Shen, "Down literal circuit with neuron MOS transistor and its applications", pp.180~185
- Makato Suzuki et al, "A 1.5ns 32-b CMOS ALU in Double Pass-Transistor Logic IEEE Journal of Solid State Circuits", 28.
- Jing Shen, "Multi-valued logic pass gate network using neuron-MOS transistors"
- Rajesh S. Parthasarathy, "Double pass-transistor logic for high performance wave pipeline circuits", 4-7, pp.495~500
- C. Smith, "The prospects for multivalued logic", c-26(9), pp.619~634