KOA 기반의 유한체 승산기 설계
Design of Finite Field Multiplier based on KOA
0
조회
0
다운로드
0
인용
0
참고문헌
초록
본 논문에서는 KOA를 적용하여 유한체 승산의 새로운 연산기법을 제시하였다. 먼저, 승산의 전개를 위해 주어진 다항식을 2분 또는 3분하여 각각 2항식과 3항식으로 재구성한 후 정의된 보조다항식을 사용하여 승산을 이루도록 하였다. 승산된 다항식에 모듈러 환원을 적용하기 위해 mod F() 연산식을 새롭게 전개하여 제시하였다. 제시된 연산기법들을 적용하여 GF(2m)상의 승산회로를 구성하였고, Parr의 회로와 비교하였다. 비교논문의 경우 GF((24)n)을 전제함으로써 그 적용이 매우 제한적이나, 본 논문에서는 m=2n과 m=3n인 경우를 보임으로써 그 적용이 Parr의 회로에 비해 보다 확장되었다.
Abstract
This paper proposes new multiplicative techniques over finite field, by using KOA. At first, we regenerate the given polynomial into a binomial or a trinomial to apply our polynomial multiplicative techniques. After this, the product polynomial is archived by defined auxiliary polynomials. To perform multiplication over GF(2m) by product polynomial, a new mod F() method is induced. Using the proposed operation techniques, multiplicative circuits over GF(2m) are constructed. We compare our circuit with the previous one as proposed by Parr. Since Parr's work is premised on GF((24)n), it will not apply to general cases. On the other hand, the our work more expanded adaptive field in case m=3n.
참고문헌 (13)
- 이만영, "BCH부호와 Reed-Solomon부호" (1990)
- I.S. Hsu, "A Comparison of VLSI Architecture of Field Multipliers Using Dual", 37(rmal), pp.735~739
- B.A. Laws, "A Cellular-Array Multiplier for GF", c-20, pp.1573~1578
- C.S. Yeh, "Systolic Multipliers for Finite Field GF", c-33, pp.357~360
- H.T. Kung, "Why ssystolic architecture?", 15, pp.37~46
- J.Omura, "Computational Method and Apparatus for Finite Fields", 4 587, pp.627~ (1986)
- C.C.Wang, "VLSI Architecture for Computing Multiplications and Inverses in GF", c-34, pp.709~717
- E.R. Berlekamp, "Bit-Serial Reed-Solomon Encoders", it-28(6), pp.869~874
- A. Karatsuba, "Multiplication of Multidigit Numbers on Automata", 7, pp.595~596 (1963)
- C. Parr, "A New Architecture for a Parallel Finite Field Multiplier with Low Complexity Based on Composite Fields", 45(7), pp.856~861 (1996)
- C. Parr, "Efficient Multiplier Architectures for Galois Fields GF", 47(2), pp.162~170
- E.D. Mastrovito, "VLSI Architectures for Multiplication in Galois Fields Dept. of Electrical Eng." (1991), Linkoping Univ.
- B. Sunar, "Mastrovito Multiplier for all trinomials", 48(5), pp.522~527