래딕스-4 몽고메리 곱셈기 기반의 고속 RSA 연산기 설계
Design of high-speed RSA processor based on radix-4 Montgomery multiplier
0
조회
0
다운로드
0
인용
0
참고문헌
초록
본 논문에서는 래딕스-4 몽고메리 곱셈기 기반의 고속 RSA 연산기를 제안하고 그 구현 결과를 제시한다. 캐리저장 가산기 기반의 래딕스-4 몽고메리 곱셈기를 제안하고, 중국인의 나머지 정리를 적용할 수 있도록 그 구조를 확장하였다. 이를 바탕으로 설계한 1024-비트 RSA 연산기는 1024-비트 모듈러 지수승을 0.84M 클락 사이클, 512-비트 지수승은 0.25M 클락 사이클 동안 각각 계산할 수 있으며, 0.18um 공정을 이용하여 구현한 결과, 최대 300MHz 클락 속도를 가지므로 1024-비트 지수승은 365Kbps, 512-비트 지수승은 1,233Kbps의 성능을 각각 가진다. 또한 고속 RSA 암호 시스템의 구현을 위해, 몽고메리 매핑 계수 계산 및 중국인 나머지 정리의 전처리 과정에 적용할 수 있도록 모듈러 감산 기능을 하드웨어로 구현하였다.
Abstract
RSA is one of the most popular public-key crypto-system in various applications. This paper addresses a high-speed RSA crypto-processor with modified radix-4 modular multiplication algorithm and Chinese Remainder Theorem(CRT) using Carry Save Adder(CSA). Our design takes 0.84M clock cycles for a 1024-bit modular exponentiation and 0.25M cycles for a 512-bit exponentiations. With 0.18um standard cell library, the processor achieves 365Kbps for a 1024-bit exponentiation and 1,233Kbps for two 512-bit exponentiations at a 300MHz clock rate.
참고문헌 (25)
- "A method for obtaining digital signature and public-key cryptosystems", 21, pp.120~126 (1978)
- "A computer algorithm for the product ab modulo m", c-32, pp.497~500 (1983)
- "A fast modular multiplication algorithm with application to two-key cryptography", pp.51~60 (1982)
- "Modular multiplication without trial division", 44, pp.519~521 (1985)
- "Analyzing and Comparing Montgomery Multiplication Algorithms", 16(3), pp.26~33 (1996)
- "Montgomery modular exponentiation on reconfigurable hardware", pp.70~77 (1999)
- "A radix-4 modular multiplication hardware algorithm for modular exponentiation", 41, pp.949~956
- "High-radix modular multiplication for cryptosystems", pp.277~283
- "Cellular-Array Modular Multiplier for Fast RSA Public-Key Cryptosystem Based on Modified Booth's Algorithm"", 11(3), pp.474~484 (2003)
- "Fast decipherment algorithm for RSA public-key cryptosystem", pp.905~907 (1982)
- "A high-speed, low latency RSA decryption silicon core,", 4, pp.25~28 (2003)
- "RSA cryptosystem design based on Chinese remainder theorem", pp.391~395 (2001)
- "Two Implementation Methods of a 1024-bit RSA Cryptoprocessor Based on Modified Montgomery Algorithm", 4, pp.650~653 (2001)
- "Fast Montgomery Modular Multiplication and RSA Cryptographic Processor Architectures,", 1(7), pp.379~384
- "Carry-Save Montgomery Modular Exponentiation on Reconfigurable Hardware,", 03(3), pp.206~211 (2004)
- "High-radix Montgomery modular exponentiation on reconfigurable hardware", 50(7), pp.70~77 (2001)
- "Linear-Array Multiplier for a Class of Right-Shift Algorithms IEEE Trans. on Comp.", 43, pp.892~898
- "IEEE Trans. on Comp.", 42, pp.376~378
- "Hardware implementation of Montgomery's modular multiplication algorithm IEEE Trans. on Comp.", 42, pp.693~699
- "Fast algorithm for modular reduction", 145(4), pp.265~271 (1998)
- "High-speed modular multiplication algorithm for RSA cryptosystem", pp.479~483 (2001)
- "Modified Montgomery modular multiplication and RSA exponentiation techniques", 151(6), pp.402~408
- "고속 RSA 하드웨어 곱셈 연산과 하드웨어 구조", pp.31~41 (2006)
- "고속 RSA 하드웨어 곱셈 연산과 하드웨어 구조", 17(1), pp.11~20 (2007)
- "개선된 몽고메리 알고리즘을 이용한 저면적용 RSA 암호 회로 설계", 12(5), pp.95~105 (2002)
