AND 게이트에 대한 2차 G-equivariant 로직 게이트 및 AES 구현에의 응용
Second-Order G-equivariant Logic Gate for AND Gate and its Application to Secure AES Implementation
1
조회
0
다운로드
0
인용
0
참고문헌
키워드
초록
스마트카드 등과 같은 모바일 기기에 구현된 암호 알고리즘은 수학적 안전성뿐만 아니라 부채널 공격에 대한 안전성도 함께 고려되어야 한다. 부채널 공격이란 구현된 암호 알고리즘의 연산 과정 중에 발생하는 부채널 정보를 이용해서 비밀 정보를 알아내는 공격 방법이다. 특히 전력분석 공격은 암호 연산 수행시 발생하는 전력 소비량의 변화를 측정함으로써 암호 기기 내부의 비밀 정보를 알아내는 공격법으로 이에 대한 여러 가지 대응 방법이 제안되었다. 본 논문에서는 블록 암호 알고리즘 구현시 전력분석 공격 및 글리치 공격을 방어할 수 있는 게이트 레벨 기법을 새롭게 제안한다. 또한 본 논문에서 제안한 방법을 이용하여 AES 블록 암호 알고리즘을 전력분석 공격 및 글리치 공격에 안전하게 구현할 수 있는 방법을 제시한다.
Abstract
When implementing cryptographic algorithms in mobile devices like smart cards, the security against side-channel attacksshould be considered. Side-channel attacks try to find critical information from the side-channel infromation obtained from theunderlying cryptographic devices‘ execution. Especially, the power analysis attack uses the power consumption profile of thedevices as the side-channel information. This paper proposes a new gate-level countermeasure against the power analysis attackand the glitch attack and suggests how to apply the measure to securely implement AES.
참고문헌 (10)
- P. Kocher, "Timing attacks on implementations of Diffie-Hellman, RSA, DSS, and other systems", Advances in Cryptology, CRYPTO ’96, pp.104~113 (1996)
- P. Kocher, "Differential power analysis", Advances in Cryptology, Crypto ’99, pp.388~397 (1999)
- T. Messerges, "Securing the AES finalists against power analysis attacks", Fast Software Encryption, FSE 2000, pp.150~165 (2000)
- Combinational Logic Design for AES Subbyte Transformation on Masked Data, "E. Trichina", IACR, ~, pp.IACR ePrint 2003-236 (2003)
- J. Golic, "Universal Masking on Logic Gate Level", Electronics Letters, 40(9), pp.526~527 (2004)
- S. Mangard, "Side-Channel Leakage of Masked CMOS Gates", RSA Conference 2005, Cryptographer’s Track, pp.351~365 (2005)
- W. Fischer, "Masking at Gate Level in the Presence of Glitches", 7th Workshop on Cryptographic Hardware and Embedded Systems, CHES 2005, pp.187~200 (2005)
- National Institute of Standards and Technology, "Anouncing the Advanced Encryption Standard(AES)", FIPS, 197 (2001)
- A. Satoh, "A Compact Rijndael Hardware Architecture with S-Box Optimization", LNCS, 2248, pp.239~254 (2001)
- Yoo-Jin Baek, "DPA-Resistant Finite Field Multipliers and Secure AES Design", 2nd Information Security Practice and Experience, ISPEC 2006, 1(12), pp.1~12 (2006)