3차원 구조 DRAM의 캐시 기반 재구성형 가속기
A Cache-based Reconfigurable Accelerator in Die-stacked DRAM
2
조회
0
다운로드
0
인용
0
참고문헌
키워드
초록
컴퓨터 사용 환경이 모바일 시장 및 소형 전자기기 시장 등으로 다양해짐에 따라 저전력 고성능 시스템에 대한 요구도 커지고 있다. 3차원die-stacking 기술은 한정된 공간에서 DRAM의 집적도과 접근 속도를 높여 차세대 공정방식으로 많은 연구가 되고 있다. 이 논문에서는 3차원구조의 DRAM 로직층에 재구성형 가속기를 구현하여 저전력 고성능 시스템을 구성하는 방법을 제안한다. 또한 재구성형 가속기의 지역 메모리로 캐시를 적용하고 활용하는 방법에 대해서 논의한다. DRAM의 로직층에 재구성형 가속기를 구현할 경우 위치적인 특성으로 데이터 전송및 관리에 필요한 비용이 줄어들어 성능을 크게 향상시킬 수 있다. 제안된 시스템에서는 최대 24.8의 스피드업을 기록하였다.
Abstract
The demand on low power and high performance system is soaring due to the extending of mobile and small electronic device market. The 3D die-stacking technology is widely studying for next generation integration technology due to its high density and low access time. We proposed the 3D die-stacked DRAM including a reconfigurable accelerator in a logic layer of DRAM. Also we discuss and suggest acache-based local memory for a reconfigurable accelerator in a logic layer. The reconfigurable accelerator in logic layer of 3D die-stackedDRAM reduces the overhead of data management and transfer due to the characteristics of its location, so that can increase theperformance highly. The proposed system archives 24.8 speedup in maximum.
참고문헌 (9)
- Uksong Kang, "8Gb 3D DDR3 DRAM Using Through-Silicon-Via Technology", ISSCC, pp.129~131 (2009)
- Gabriel H. Loh, "A register-file approach for row buffer caches in die-stacked DRAMs", Proceedings of the 44th Annual IEEE, 2011, 351~361[DOI]
- Yongjoo Kim, "Memory Access Optimization in Compilation for Coarse-Grained Reconfigurable Architectures", ACM Transactions on Design Automation of Electronic Systems, 16(4) (2011)
- Yongjoo Kim, "High Throughput Data Mapping for Coarse-Grained Reconfigurable Architectures", IEEE Transactions on Computer-Aided Design of integrated circuits and systems, 30(11) (2011)
- Nathan Binkert, "The gem5 simulator", SIGARCH Comput. Archit. News 39, 2, 1~7 (2011)
- Ke Chen, "CACTI-3DD: Architecturelevel modeling for 3D die-stacked DRAM main memory", Design, Automation & Test in Europe Conference &Exhibition (DATE), pp.33~38 (2012)
- Liu, C.C. Ganusov, "Bridging the processor-memory performance gap with 3D IC technology", Design & Test of Computers, 22(6), pp.556~564 (2005), IEEE
- Steven J. E. Wilton, "CACTI: An Enhanced Cache Access and Cycle Time Model", IEEE Journal of solid-state circuits, 31(5) (1996)