논문KCI 등재
시간 제한 조건을 가진 자유 선택 신호 전이 그래프로부터 비동기 회로의 합성
Synthesis of Asynchronous Circuits from Free-Choice Signal Transition Graphs with Timing Constraints
0
조회
0
다운로드
0
인용
0
참고문헌
주제분류컴퓨터학
관련 논문AI추천
신호전이그래프에 기반한 비동기식 논리합성의 고유한 특성을 고려한 신호전이그래프의 자동생성김의석, 이동익, 이정근한국정보처리학회 · 정보처리학회논문지. 컴퓨터 및 통신시스템2002 · 제9권 제3호파이프라인 데이터패스 합성을 위한 점진적 배정가능범위 축소를 이용한 스케줄링 방법박도순, 오주영, 유희진, 이준용한국정보처리학회 · 정보처리학회논문지. 컴퓨터 및 통신시스템2002 · 제9권 제3호제한조건을 고려한 효율적 회로 설계 알고리즘김재진(사)디지털산업정보학회 · (사)디지털산업정보학회 논문지2012 · 제8권 제1호상위레벨 회로합성을 위한 자원제한 스케줄링 알고리즘황인재한국융합신호처리학회 · 융합신호처리학회 논문지2005 · 제6권 제1호상용 FPGA를 이용한 비동기식 회로의 프로토타이핑김성운, 김영우한국차세대컴퓨팅학회 · 한국차세대컴퓨팅학회 논문지2008 · 제4권 제3호비동기 순차 머신의 비-기본모드에서 발생하는고장 극복을 위한 교정 제어곽성우, 양정민한국전기전자학회 · 전기전자학회논문지2020 · 제24권 제3호