플립칩 패키지의 열소산 최적화 연구
A Study on the Optimization of Heat Dissipation in Flip-chip Package
0
조회
0
다운로드
0
인용
0
참고문헌
키워드
초록
전자패키징 기술의 발전에 따라 패키지의 소형화는 집적화에 따른 열 소산 면적 감소로 인하여 패키지의 온도 상승을 초래한다. 온도 상승은 소자의 성능을 저해하여, 시스템 고장을 발생을 유발시키며 수명을 단축시킨다. 본 연구에서는 마이크로 패턴과 세미 임베디드 구조를 결합하여 열 소산을 극대화 시킬 수 있는 새로운 구조를 제안하여 열특성을 평가하였다. 제안 구조의 열특성 평가 결과, 기존 구조에 비하여 최대 온도는 20oC낮았으며, 범프의 최대 응력은 20%이상 감소하여 제안 구조의 유효성을 확인하였다.
Abstract
According to advance of electronic packaging technology, electronic package becomes smaller. Miniaturization of package causes the temperature rise of package. This can degrade life of electronic device and generate the failure of electronic system. In this study, we proposed a new semi-embedded structure with micro pattern for maximizing heat dissipation. A proposed structure showed the characteristics which have maximum temperature lower than 20oC compared with conventional structure. And also, in view of thermal stress and strain, our structure showed a remarkably low value compared with other ones. We expect that the new structure proposed in this work can be applied to an flip-chip package of the future.
참고문헌 (14)
- C. F. Coombs, "Printed Circuits Handbook" (2007), sMcGraw Hill Book Co
- 송용, "플립칩 패키징 언더필 유동특성에 관한 연구", 마이크로전자 및 패키징학회지, 16(3), pp.39~43 (2009), 한국마이크로전자및패키징학회
- 안지혁, "플립칩 패키지 BGA의 전단강도 시험법 표준화", 마이크로전자 및 패키징학회지, 17(3), pp.1~9 (2010), 한국마이크로전자및패키징학회
- J.U. Knickerbocker, "three-dimensional silicon integration", IBM Journal of Research and Development, 52(6), pp.553~569 (2008)
- Sakuma, K, "Characterization of Stacked Die using Dieto- Wafer Intergration for High Yield and Throughput", Proc 58th Electronic Components and Technology Connf, Orlando, FL, pp.18~23 (2008)
- JHwang, "Fine pitch chip interconnection technology for 3D integration", Electronic Components and Technology Conference (ECTC), pp.1399~1403 (2010)
- Y. C. Chiou, "Finite element based fatigue life estimation of the solder joints with effect of intermetallic compound growth", Microelectronics Reliability, 2319-2329, pp.51~ (2011)
- C. Y. H. Lu, "Growth Mechanism of the Cathode IMC Layer in Solder Bump Joints", Transactions of JWRI, Special Issue on WSE2011, ~ (2011)
- M. Huang, "Effect of surfacce finish (OSP and ENEPIG) on Failure mechanism induced by electromigration in Sn-3.0Ag-0.5Cu flip chip solder interconnect", APM2011 (2011)
- A. Qasaimeh, "Crack Evolution and Rapid Life Assessment for Lead Solder Joints", Electronic Components and Technology Conference (2011)
- 송차규, "수치해석에 의한 초박형 패키지의 휨 현상 및 응력 특성에 관한 연구", 마이크로전자 및 패키징학회지, 17(4), pp.49~60 (2010), 한국마이크로전자및패키징학회
- M. O. Alam, "Finite-element simulaation of stress intensity factors in solder joint intermetallic compounds", IEEE Trans Device Mater Ral, 9, pp.40~ (2011)
- Y. M. Jen, "Fracture mechanics study on the intermetallic compound cracks for the solder joints of electronic packages", Eng Fail Anal, 18, pp.797~ (2011)
- Nguyen, T.T, "Effects of glue on reliability of flip chip BGA packages under thermal cycling", Microelectronics Reliability, 50(7), pp.1000~ (2010)