본문 바로가기
KERD
논문KCI 등재

수치해석을 이용한 팬 아웃 웨이퍼 레벨 패키지의 휨 경향 및 신뢰성 연구

Numerical Analysis of Warpage and Reliability of Fan-out Wafer Level Package

정진욱|좌성훈|이미경|옥진영
한국마이크로전자및패키징학회 (The Microelectronics And Packaging Society)|2014.03|마이크로전자 및 패키징학회지 (Jornal of the Microelectronics and Packaging Society)|제21권 제1호|pp. 31-39|DOI http://dx.doi.org/10.6117/kmeps.2014.21.1.031

0

조회

0

다운로드

5

인용

0

참고문헌

키워드

ReliabilityNumerical simulationWarpageFan-out packageWafer level package
주제분류재료공학

초록

최근 모바일 응용 제품에 사용되는 반도체 패키지는 고밀도, 초소형 및 다기능을 요구하고 있다. 기존의 웨이퍼 레벨 패키지(wafer level package, WLP)는 fan-in 형태로, I/O 단자가 많은 칩에 사용하기에는 한계가 있다. 따라서 팬아웃 웨이퍼 레벨 패키지(fan-out wafer level package, FOWLP)가 새로운 기술로 부각되고 있다. FOWLP에서 가장 심각한 문제 중의 하나는 휨(warpage)의 발생으로, 이는 FOWLP의 두께가 기존 패키지에 비하여 얇고, 다이 레벨 패키지 보다휨의 크기가 매우 크기 때문이다. 휨의 발생은 후속 공정의 수율 및 웨이퍼 핸들링에 영향을 미친다. 본 연구에서는 FOWLP의 휨의 특성과 휨에 영향을 미치는 주요 인자에 대해서 수치해석을 이용하여 분석하였다. 휨을 최소화하기 위하여 여러종류의 epoxy mold compound (EMC) 및 캐리어 재질을 사용하였을 경우에 대해서 휨의 크기를 비교하였다. 또한 FOWLP의 주요 공정인 EMC 몰딩 후, 그리고 캐리어 분리(detachment) 공정 후의 휨의 크기를 각각 해석하였다. 해석 결과, EMC몰딩 후에 발생한 휨에 가장 영향을 미치는 인자는 EMC의 CTE이며, EMC의 CTE를 낮추거나 Tg(유리천이온도)를 높임으로서 휨을 감소시킬 수 있다. 캐리어 재질로는 Alloy42 재질이 가장 낮은 휨을 보였으며, 따라서 가격, 산화 문제, 열전달 문제를 고려하여 볼 때 Alloy 42 혹은 SUS 재질이 캐리어로서 적합할 것으로 판단된다.

Abstract

For mobile application, semiconductor packages are increasingly moving toward high density, miniaturization,lighter and multi-functions. Typical wafer level packages (WLP) is fan-in design, it can not meet high I/O requirement. The fan-out wafer level packages (FOWLPs) with reconfiguration technology have recently emerged as a new WLPtechnology. In FOWLP, warpage is one of the most critical issues since the thickness of FOWLP is thinner than traditionalIC package and warpage of WLP is much larger than the die level package. Warpage affects the throughput and yieldof the next manufacturing process as well as wafer handling and fabrication processability. In this study, we investigatedthe characteristics of warpage and main parameters which affect the warpage deformation of FOWLP using the finiteelement numerical simulation. In order to minimize the warpage, the characteristics of warpage for various epoxy moldcompounds (EMCs) and carrier materials are investigated, and DOE optimization is also performed. In particular, warpageafter EMC molding and after carrier detachment process were analyzed respectively. The simulation results indicate thatthe most influential factor on warpage is CTE of EMC after molding process. EMC material of low CTE and high Tg(glass transition temperature) will reduce the warpage. For carrier material, Alloy42 shows the lowest warpage. Therefore,considering the cost, oxidation and thermal conductivity, Alloy42 or SUS304 is recommend for a carrier material.

참고문헌 (32)

  1. 송차규, "수치해석에 의한 초박형 패키지의 휨 현상 및 응력 특성에 관한 연구", 마이크로전자 및 패키징학회지, 17(4), pp.49~60 (2010), 한국마이크로전자및패키징학회
  2. J. H. Lau, "Evolution, Challenge, and Outlook of TSV, 3D IC Integration and 3D Silicon Integration", Advanced Packaging Materials, pp.462~488 (2011)
  3. C. C. Ser, "Development of Package-on-Package using Embedded Wafer-Level Package Approach", IEEE Transactions on Components, Packaging and Manufacturing Technology, 3(10), pp.1654~ (2013)
  4. 김현호, "The Effects of UBM and SnAgCu Solder on Drop Impact Reliability of Wafer Level Package", 마이크로전자 및 패키징학회지, 17(3), pp.65~69 (2010), 한국마이크로전자및패키징학회
  5. P. Crosbie, "Multiple Impact Characterization of Wafer Level Packaging (WLP)", Microelectronics Reliability, 50, pp.577~582 (2010)
  6. X. Fan, "Wafer Level Packaging (WLP): Fan-In, Fan-Out and Three-Dimensional Integration", 11th International Conference on Thermal, Mechanical and Multiphysics Simulation and Experiments in Micro-Electronics and MicroSystems (EuroSimE), 11, pp.1~ (2010)
  7. M. C. Yew, "Reliability Analysis of a Novel Fan-Out Type WLP", Soldering & Surface Mount Technology, 21(3), pp.30~ (2009)
  8. D. Gualandris, "Wafer Level Packaging Fan Out Thermal Management: is Smaller Always Hotter?", Electronics Microelectronics and Packaging Conference (EPTC), pp.1~4 (2009)
  9. M. Brunnbauer, "An Embedded Device Technology Based on a Molded Reconfigured Wafer", Electronic Components and Technology Conference, pp.547~551 (2006)
  10. J. Hong, "Parametric Design Study for Minimized Warpage of WL-CSP", 2nd Electronics System integration Technology Conference Greenwich, pp.187~192 (2010)
  11. E. K. TH, "Encapsulation Challenges for Wafer Level Packaging", Microelectronics and Packaging Conference (EPTC), pp.1~6 (2009)
  12. S. C. Chong, "Process Challenges and Development of eWLP", 12th Electronics Packaging Technology Conference, pp.527~531 (2010)
  13. Y. G. Jin, "Next Generation eWLB (embedded Wafer Level BGA) Packaging", 12th Electronics Packaging Technology Conference (EPTC), pp.520~526 (2010)
  14. G. Sharma, "Performance & Reliability Characterization of eWLB (Embedded Wafer Level BGA) Packaging", 12th Electronics Packaging Technology Conference (EPTC), pp.211~ (2010)
  15. M. C. Yew, "Investigation of the Trace Line Failure Mechanism and Design of Flexible Wafer Level Packaging", IEEE Transactions on Advanced Packaging, 32(2), pp.390~ (2009)
  16. M. C. Yew, "Factorial Analysis of Chip-on-Metal WLCSP Technology with Fan-Out Capability", 13th International Symposium on the Physical and Failure Analysis of Integrated Circuits, pp.223~228 (2006)
  17. S. J. Lee, "Electrical Characterization of Wafer Level Fan- Out (WLFO) using Film Substrate for Low Cost Millimeter Wave Application", Proceedings 60th Electronic Components and Technology Conference (ECTC), pp.1461~1467 (2010)
  18. 김경호, "4개의 칩이 적층된 FBGA 패키지의 휨 현상 및 응력 특성에 관한 연구", 마이크로전자 및 패키징학회지, 19(2), pp.7~15 (2012), 한국마이크로전자및패키징학회[DOI]
  19. M. J. Yim, "Ultra Thin POP Top Package using Compression Mold: Its Warpage Control", IEEE 61st Electronic Components and Technology Conference (ECTC), pp.1141~1146 (2011)
  20. W. Flack, "Lithography Technique to Reduce the Alignment Errors from Die Placement in Fan-Out Wafer Level Packaging Applications", IEEE 61st Electronic Components and Technology Conference (ECTC), pp.65~70 (2011)
  21. S. S. Deng, "Warpage Simulations with P-V-T-C Equation and Experiments of Fan-Out Wafer Level Package after Encapsulation Process", Microsystems Packaging Assembly and Circuits Technology Conference (IMPACT), pp.1~4 (2010)
  22. Y. R. Chen, "Interconnect Reliability Modeling for Lead-Free Fan-Out Chip Scale Package", Electronic Materials and Packaging (EMAP), pp.115~119 (2008)
  23. S. W. Yoon, "Development and Characterization of 300 mm Large Panel eWLB (embedded wafer level BGA)", Microelectronics and Packaging Conference (EMPC), 18th European, pp.1~5 (2011)
  24. M. C. Yew, "Trace Line Failure Analysis and Characterization of the Panel base Package (PBP¢‚) Technology with Fan-Out Capability", 11th Intersociety Conference on Thermal and Thermomechanical Phenomena in Electronic Systems (ITHERM), pp.862~869 (2008)
  25. S. J. Lee, "Electrical Evaluation of Wafer Level Fan Out (WLFO) Package using Organic Substrates for Microwave Applications", 3rd Electronic System- Integration Technology Conference (ESTC), pp.1~6 (2010)
  26. A. Murgia, "Refactoring and its Relationship with Fan-In and Fan-Out: An Empirical Study", 16th European Conference on Software Maintenance and Reengineering (CSMR), pp.63~72 (2012)
  27. H. P. Wei, "Reliability Analysis of a Package-on-Package Structure using the Novel WLCSP Technology with Fan-Out Capability", Electronic Materials and Packaging (EMAP), pp.1~7 (2006)
  28. H. P. Wei, "Reliability and Thermal Assessment of Stacked Chip-on-Metal Panel based Package (PBP™) with Fan-Out Capability", Electronics System-Integration Technology Conference, 2, pp.327~332 (2008)
  29. C. Chen, "Scaling Construction of Low Fan-Out Overlays for Topic-Based Publish", Subscribe Systems, 2011, 225~236
  30. S. S. Deng, "Simulation and Experiments of Fan-Out Wafer Level Package during Encapsulation", 4th International Microsystems, Packaging, Assembly and Circuits Technology Conference (IMPACT), pp.48~51 (2009)
  31. J. E. Luan, "Challenges for Extra Large Embedded Wafer Level Ball Grid Array Development", 11th Electronics Packaging Technology Conference (EPTC), pp.202~207 (2009)
  32. X. J. Fan, "Design and Optimization of Thermo-Mechanical Reliability in Wafer Level Packaging", Microelectronics Reliability, pp.536~546 (2009)

관련 논문AI추천

유한요소 해석을 이용한 팬아웃 웨이퍼 레벨 패키지 과정에서의 휨 현상 분석권대일, 김금택한국마이크로전자및패키징학회 · 마이크로전자 및 패키징학회지2018 · 제25권 제1호팬아웃 웨이퍼 레벨 패키지 공정 중 재료 물성의 불확실성이 휨 현상에 미치는 영향강기훈, 권대일, 김금택한국마이크로전자및패키징학회 · 마이크로전자 및 패키징학회지2019 · 제26권 제1호수치해석에 의한 초박형 패키지의 휨 현상 및 응력 특성에 관한 연구송차규, 좌성훈한국마이크로전자및패키징학회 · 마이크로전자 및 패키징학회지2010 · 제17권 제4호4개의 칩이 적층된 FBGA 패키지의 휨 현상 및 응력 특성에 관한 연구이혁, 김경호, 김주형, 정진욱, 좌성훈한국마이크로전자및패키징학회 · 마이크로전자 및 패키징학회지2012 · 제19권 제2호기판 소재에 따른 패널 레벨 패키지 공정 단계별 warpage 해석김성동, 문아영한국마이크로전자및패키징학회 · 마이크로전자 및 패키징학회지2018 · 제25권 제4호2.xD Package의 RDL공정 중 Through-via Layer 소재에 따른 Wafer Level Warpage의 유한요소해석김지훈, 신찬섭, 양승철, 임성우, 장상규, 장진욱, 하상렬한국마이크로전자및패키징학회 · 마이크로전자 및 패키징학회지2024 · 제31권 제4호

이 간행물의 다른 논문 (7건)

접합 소재에 따른 고출력 플립칩 LED 패키지 특성 연구이태영, 장명기, 고은수, 김미송, 유세훈, 김목순, 최종현pp. 1-6Ag의 두께에 따른 V2O5/Ag/ITO 구조의 다층 박막의 광학적, 전기적 특성박광훈, 고항주, 하준석, 고영희pp. 7-11Compositional Study of Surface, Film, and Interface of Photoresist-Free Patternable SnO2 Thin Film on Si Substrate Prepared by Photochemical Metal-Organic Deposition박형호, 최용준, 강경문pp. 13-17N-GaN 접촉 전극의 크기 및 배열 변화에 따른 패드리스 수직형발광다이오드의 구동전압의 변화에 관한 연구노호균, 하준석pp. 19-23광 PCB 접속용 플러거블 렌즈의 설계 및 제작 연구정명영, 이태호, 이동민, 김정훈pp. 25-29
원문 보기