객체인식을 위한 FAST와 BRIEF 알고리즘 기반 FPGA 설계
FPGA based Implementation of FAST and BRIEF algorithm for Object Recognition
0
조회
0
다운로드
4
인용
0
참고문헌
키워드
초록
본 논문은 기존의 FAST와 BRIEF 알고리즘을 Zynq-7000 Soc Platform에서 하드웨어로 구현했다. 대표적으로 SIFT 나 SURF 알고리즘을 사용하여 특징점 기반 하드웨어 가속기로 구현 하지만, 하드웨어 비용과 내부 메모리가 많이 필요하다. 제안하는 FAST & BRIEF 가속기는 기존의 SIFT 나 SURF 가속기 보다 내부 메모리 사용량을 약 57%, 하드웨어 비용을 약 70% 정도 감소하고, 수행 시간은 Clock 당 0.17 Pixel를 처리한다.
Abstract
This paper implemented the conventional FAST and BRIEF algorithm as hardware on Zynq-7000 SoC Platform. Previous feature-based hardware accelerator is mostly implemented using the SIFT or SURF algorithm, but it requires excessive internal memory and hardware cost. The proposed FAST & BRIEF accelerator reduces approximately 57% of internal memory usage and 70% of hardware cost compared to the conventional SIFT or SURF accelerator, and it processes 0.17 pixel per Clock.
참고문헌 (8)
- D. G. Lowe, "Distinctive image features from scale-invariant keypoints", International Journal of Computer Vision, 60(2), pp.91~110
- H. Bay, "Speeded-up roubst features", Computer Vision and Image Understanding, 110(3), pp.346~359 (2008)
- E. Rosten, "Machine learning for high-speed corner detection", European Conference on Computer Vision, 1 (2006)
- M. Calonder, "Brief: Bi-nary robust independent elementary features", European Conference on Computer Vision (2010)
- A. Gionis, "Similarity search in high dimensions via hashing", VLDB’99, Proceedings of 25th International Conference on Very Large Data Bases, pp.518~529 (1999), Morgan Kaufmann
- V. Bonato, "A Parallel Hardware Architecutre for Scale and Rotation Inavariant Feature Detection", IEEE Transactions on Circuits and Systems for Video Technology, 18(12) (2008)
- D. Bouris, "SURF : Speeded Up Robust Features", 9th European Conf. Computer Vision, pp.404~417 (2006)
- 김택규, "영상 특징 추출을 위한 내장형 FAST 하드웨어 가속기", 전자공학회논문지 - SP, 49(2), pp.28~34 (2012), 대한전자공학회