이미지처리에서 디지털 필터를 구현하기 위한가변모드 동기 발생기의 설계
Design of a Variable-Mode Sync Generator for Implementing Digital Filters in Image Processing
0
조회
0
다운로드
1
인용
0
참고문헌
키워드
초록
이미지처리 하드웨어에서 이미지 필터링을 진행할 때 line memory의 사용은 필수적이다. line memory에 입력 데이터를 저장한 후 저장된 데이터를 사용하기 위해 동기를 맞춘 후 필터링을 진행한다. 이때 동기를 맞추기 위해 동기 발생기를 사용한다. 기존동기 발생기의 경우 입력 동기 신호를 입력으로 들어오는 이미지의 1행만큼 지연시킨다. 만약 2행만큼 지연된 신호를 얻기 위해서는 모듈 2개를 연결하여 사용해야 한다. 해당 방식으로 하드웨어 설계 시 하드웨어의 크기가 커져 효율적으로 설계할 수 없다. 따라서 본 논문에서는 finite state machine을 추가하는 방식을 사용하여 여러 종류의 지연 신호를 생성하는 동기 발생기를 제안한다. 하드웨어 설계는 Verilog HDL로 코딩하였으며, field programmable gate array 보드를 이용하여 이미지처리 하드웨어에 적용하여 성능을 검증하였다.
Abstract
The use of line memory is essential for image filtering in image processing hardware. After input data is storedin line memory, filtering is performed after synchronization to use the stored data. A sync generator is used forsynchronization, and in the case of a conventional sync generator, the input sync signal is delayed by one row ofthe input image. If a signal delayed by two rows is required, it is necessary to connect two modules. This approachincreases the size of the hardware and cannot be designed efficiently. In this paper, we propose a sync generatorthat generates multiple types of delayed signals by adding a finite state machine. The hardware design was codedin Verilog HDL, and performance is verified by applying it to image processing hardware using field programmablegate array board.
참고문헌 (11)
- 박현상, "2D 필터링을 위한 열벡터를 제공하는 단일 SRAM 기반 라인 메모리 시스템", 한국정보기술학회논문지, 12(4), pp.137~143 (2014), 한국정보기술학회[DOI]
- M. Azizabadi, "Design and VLSI implementation of new hardware architectures for image filtering", 2013 8th Iranian Conference on Machine Vision and Image Processing (2013)
- Dat Ngo, "Adapting a Dehazing System to Haze Conditions by Piece-Wisely Linearizing a Depth Estimator", Sensors, 22(5), pp.1957~1981 (2022), MDPI AG[DOI]
- 강의진, "정규화를 이용한 변동계수 기반 안개 특징의 하드웨어 구현", 한국정보통신학회논문지, 25(6), pp.819~824 (2021), 한국정보통신학회[DOI]
- 이승민, "A 4K-Capable Hardware Accelerator of Haze Removal Algorithm using Haze-relevant Features", Journal of Information and Communication Convergence Engineering, 20(3), pp.212~218 (2022), 한국정보통신학회
- Anirban Sengupta, "Obfuscated Hardware Accelerators for Image Processing Filters—Application Specific and Functionally Reconfigurable Processors", IEEE Transactions on Consumer Electronics, 66(4), pp.386~395 (2020), Institute of Electrical and Electronics Engineers (IEEE)[DOI]
- Shambhu Sharan, "Products of Mealy-type Rough Finite State Machine", 2012 National Conference on Computing and Communication Systems (2012)
- W. Jang, "Hardware Implementation of 2D-CZP Pattern for System verification", 2007 Autumn Annual Conference of IEIE, 30(2), pp.597~598 (2007)
- "ModelSimⓡ User’s Manual"[URL]
- "IEEE Std 1364-2005 (Revision of IEEE Std 1374-2001), IEEE Standard for Verilog Hardware Description Language", ~ (2006)
- "ZCU106 Board User Guide"[URL]